我正在尝试为微控制器布置12MHz的晶体。南通SMT贴片我已经阅读了一些专-门针对晶体以及高频设计的建议。

在大多数情况下，他们似乎同意以下几点：

痕迹越短越好。

差分走线对应保持尽可能接近相同的长度。

将晶体与其他任-何物体隔-离。

在晶体下方使用接地层。

避-免信号线过孔。

避-免走线直角弯曲

这是我目前为水晶所拥-有的布局：

水晶布置

红色代表顶层PCB铜，蓝色代表底层PCB层（这是2层设计）。栅格为0.25mm。晶体下方有一个完整的接地层（蓝色层），围绕晶体的是一个通过几个过孔与底部接地层相连的接地层。连接到时钟引脚旁边引脚的走线用于uC的外部复位。它应保持在〜5V，并在接地短路时触发复位。

我还有几个问题：

我已经看到了一些推-荐的布局，这些布局将负载电容器放置得靠近IC，而另一些则将其放置在较远的位置。我可以期望两者之间有什么区别，建议使用哪一个（如果有）？

我应该从信号走线的正下方移除接地层吗？看来这是减少信号线上寄生电容的方法。

您会建议使用粗或薄的迹线吗？目前，我有1000万笔痕迹。

我什么时候应该将两个时钟信号放在一起？我已经看到了一些建议，其中两条线在前往uC之前基本上彼此指向，而另一条线则像我目前所使用的那样彼此分开并缓慢地聚集在一起。

这是一个好的布局吗？如何改-善？

到目前为止，我已经阅读了一些资料（希望能涵盖其中的大部分，我可能会遗漏一些）：

TI对高速布局指南的建议

Atmel的AVR硬件设计注意事项

Atmel振荡器PCB布局的实践

我对布局进行了以下修改：

uC下方的底层被用作5V电源层，顶层是局部接地层。南通SMT贴片接地层有一个通向全-局接地层（底部层）的通孔，其中5V连接到源极，并且两者之间有一个4.7uF的陶瓷电容器。使接地和电源布线轻-松！

我已移除了位于晶振正下方的顶部接地元件，以防-止晶振壳体短路。